⑩日本国特許庁(JP)

① 特許出願公開

® 公 開 特 許 公 報 (A)

平3-256358

®Int. Cl. *

識別記号

庁内整理番号

母公開 平成3年(1991)11月15日

H 01 L 27/108 27/04

С 7514-5F 8624-5F H 01 L 27/10

3 2 5 審査請求 未請求 請求項の数 10 (全7頁)

❷発明の名称 半導体記憶装置およびその製造方法

> ②特 頤 平2-54533

20出 願 平2(1990)3月6日

@発 明 者 居 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内 @発 昍 者 賀 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内 (7)発 明 者 ⊞ 英 次 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内 መ出 M Å 株式会社日立製作所

多代 理人 弁理士 中村 純之助 東京都千代田区神田駿河台 4 丁目 6 番地

外1名

1. 発明の名称

半導体記憶装置およびその製造方法

- 2. 特許請求の範囲
 - 1. 1つのスイッチ用トランジスタと、1つの電 荷蓄積容量を有するメモリセルを含んでなり、 かつ、上記電荷蓄積容量の誘電体膜として強誘 戦体物質を用いた半導体記憶装置の製造方法に おいて、上記スイッチ用トランジスタを形成し た半導体基板上を絶縁物質で覆って、下地段差 を平坦化する工程と、その後、上記絶縁物質に コンタクトホールを穿散する工程と、その後、 、 上記コンタクトホール内部を導電物質で堪め込 む工程と、その後、上記平坦表面上に下部電極 を形成する工程と、その後、上記下部無指上に 強誘電体膜を形成する工程とを含むことを特徴 とする半導体記憶装置の製造方法。
- 2. 上記スイッチ用トランジスタを形成した半導 体基板上を絶縁物質で覆って下地段差を平坦化 する前に、終スイッチ用トランジスタの不純物

ドープ層上に導体層を設け、その後、平坦化す ることを特徴とする請求項1記載の半導体記憶 装置の製造方法。

- 3. 上記導電物質が多結晶シリコンであることを 特徴とする請求項Ⅰ記載の半導体記憶装置の製 造方法.
- 4. 上記下部電極が白金であることを特徴とする 請求項1または2記載の半導体記憶装置の製造 方法.
- 5. 上記下部電極が金、網、タングステンあるい は、CusAuであることを特徴とする請求項 」または2記載の半導体記憶装置の製造方法。
- 6. 上記下部電極がタングステンシリサイド (WSI1)、ジルコニウムシリサイド (2mSiュ) あるいは、モリブデンシリサイ ド(MoSia)であることを特徴とする請求 項1または2記載の半導体記憶装置の製造方法。
- 7. 上記強誘電体膜を、高周波マグネトロンスパ ッタ法により形成することを特徴とする請求項 1、2、3、4または5記載の半導体記憶装置

の製造方法。

- 8. 上記強誘電体数を、CVD法あるいは MOCVD法により形成することを特徴とする 胡求項1、2、3、4または5記載の半導体記 数装置の製造方法。
- 9. 上記強誘電体膜を、ゾルーゲル法により形成 することを特徴とする請求項1、2、3、4ま たは5.記載の半導体記憶装置の製造方法。
- 10. 1 つのスイッチ用トランジスタと、1 つの電 存蓄積容量を有するメモリセルを含んでなり、 かつ、上記電荷蓄積容量の絶縁膜として強誘電 体物質を用いた半導体記憶装置において、上記 スイッチ用トランジスタが形成された半導体記 板上を履い下地段差を平坦化する絶縁物質と、 該平坦表面上に形成された下部電極と強誘電体 膜を有することを特徴とする半導体記憶装備。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置およびその製造方法に係 り、特に、電荷智積容量の絶縁膜として強誘電体

このため、従来の基板表面のみを蓄積容長として利用する平面型のセルに変わって、特公昭61-55528号公額に記載されているような、蓄積容量の一部をスイッチ用トランジスタや素子間分離酸化数の上に積み上げた積層容量型セル(STC:スタックト キャパシタ(STacked Capacitor))が用いられている。

さらに、微細なセル面積を実現するための STC構造として、実開昭55-178894号公報に述 べられているものや、アイ・エス・ディ・エム・ 88(1988年)類596~599頁(ISDM88、1988。 pp.596~599)に述べられているものがある。

第2回、第3回は、それぞれの平面レイアウトを示したものである。これらSTC構造ではビット線を蓄積電極よりも先に形成するため、蓄積積の面積を大きく取ることができる。反 素子間分離酸化度などによる双差上に形成することに不成なる。ところが、強誘電体導度は、このため、強誘電体形成することは困難であり、このため、強誘電体

キャパシタを用いた半導体記憶装置およびその製造方法に関する。

〔従来の技術〕

従来の強誘電体キャパシタを用いたメモリについては、アイ・エス・エス・シー・シー・89 (1889年) 第242~243頁(JSSCC89, 1989, pp. 242-243) に論じられている。

(発明が解決しようとする課題)

上記従来技術では、加工寸法が 3 μm、セルサイズが11×21μm と大きく、強誘電体キャパシタはゲート電極上の平坦な部分に形成されている。

一方、DRAM(ダイナミック ランダム アクセス メモリ(Dynamic Random Access Memory))では3年で4倍のペースで高無額化を実現してきており、既にメガビットメモリの量産が始まっている。この高無額化は主に乗子の数細化によって行われてきた。しかし、数細化に伴う容積容量の減少のために信号対鍵音(SN)比の低下や、α線の入射による信号反転等の弊客が顕在化し、信頼性の確保が大きな問題となっている。

を動植容量の絶縁膜に用いて超高集積メモリを実現することは、非常に困難である。

本苑明の目的は、独誘電体薄膜を用いたSTC 型超高無積メモリを提供することにある。

(課題を解決するための手段)

ワード級、ビット線、養子間分階酸化膜などによる段差を絶縁物質で覆うことにより平坦化し、 その後、この平坦面上に、強誘電体神線を用いた 蓄積容量部を形成することを要旨とする。

の後、上記下部電極上に強誘電体膜を形成する工程とを含むことを特徴とする。

また、本発明の半導体記憶装置は、1つのスイッチ用トランジスタと、1つの電荷書積容量を有するメモリセルを含んでなり、かつ、上記電容器積容量の絶縁酸として強誘電体物質を用いた半導体記憶装置において、上記スイッチ用トランジスタが形成された半導体基板上を覆い下地段差を平坦化する絶縁物質と、質平坦表面上に形成された下部電極と強誘電体膜を有することを特徴とする。 (作用)

本発明の半導体記憶装置では、智積電極部を平 坦面に形成することにより、強誘電体障膜を若積 電極部に用いた微額なメモリセルを実現できる。

また、本男明の半導体配信装置の製造方法では、 強誘電体障膜を蓄積電極部に用いた機細なメモリ セルを実現できると共に、下部電極も平坦面上に 形成することになるので、スパッタ法などの段差 被履性の低い方法を用いても容易に形成できる。 また、強誘電体障膜の形成を、スイッチ用トラン

び、ビット級8を形成した後、絶縁膜12で程って平坦化した上に、若積容量部(下部電極14、強誘電体弾膜15、プレート電極16)を形成した構造を用いる。この断面図では、ソース・ドレインは、単純な不純物拡散層構造となっているが、公知の電界級和型のソース・ドレイン不純物拡散層構造にすることも可能である。なお、プレート電極15の上に図示しない層間絶縁瞑を形成し、A1などが配線されるが、ここでは省略してある。事施例 2

本実施例では、第2図に示した平面レイアウトを用いた。21はスイッチ用トランジスタのチャスル質域や不純物拡散層が作られるアクティブ領域、4はスイッチ用トランジスタのゲート電極となり一ド線、23はピット線8と基板の拡散層を接触させるためのコンタクト孔、25は蓄積部コンタクト孔、8はピット線である。判り最近である。メモリ部コンタクト孔25の上に配置られる数段容量下部電極や、プレート電極は省略して

ジスタの形成と切り難して行うことができるので、 Si界面損傷等の問題を回避できる。

なお、本発明の構造は、強誘電体の分極を反転 させないDRAMにも、分極を反転させる不揮発 性のメモリにも用いることが可能である。

[実施例]

實施例1

第1図は、本発明の第1の実施例のSTC型メモリの断面図である。1は第1導電型半導体基板、2は素子間分離酸化膜、3はゲート酸化膜、4はワード線、5、7、9、10は層間絶縁膜、6は第2導電型不純物拡散層、8はピット線、12は平坦化用絶縁膜、11、13はメモリ部コンタクトプラグ、14は下部電極、15は強勝電体静膜、16はブレート電極である。

本実施例でのピット線形成までの工程は、 従来 と何ら変わるところはない。 本実施例では、 従来 のようにワード線 4 、ピット線 8 、 業子間分離酸 化膜 2 などによる段差上に直接、 蓄積容量部を形 成するのではなく、 スイッチ用トランジスタおよ

ある.

まず、第4図(a)に示したように、スイッチ用トランジスタを公知のMOSFET形成工程により形成する。ここで、1は第1導電型半導体基板、2は業子間分離絶縁膜、3はゲート酸化膜、4はワード線、5は層間絶縁膜、6は第2導電型不純物拡散層(例えば、n型の場合、ヒ素、リン等)である。

次に、第4図(b)のように、表面全体に公知のCVD法を用いて絶縁膜41を堆積させ、ビット線が基板の拡散層と接触する部分のみ、公知のホトリッグラフィ法とドライエッチング法を用いて関ロする。この絶縁膜は、次の工程でピット線を加工する際の下地となり、基板表面が写出したの表の、膜呼はピット線加工時の下地との選択比で決まる。本実施例では、20~100 n m とした。

次に、第4図(c)のようにピット線8を形成する。ピット線の材料としては、金属のシリサイドと多結品シリコンの積層膜やタングステンを用

いた。この上に、BPSGなどのシリコン酸化膜系の絶縁膜12をCVD法等により堆積させ、平坦化する。この絶縁膜は、下の及差を埋めて平坦化するのに十分な腹厚とする必要がある。本実施例では、腹厚を500~1000 n mとした。なお、段差上にCVD法によりSiO。を堆積し、エッチバック法により平坦化する方法を用いても良い。

次に、第4図(d)のように公知のホトリソグラフィ法とドライエッチング法を用いて書積容量部が基板と接触するメモリ部コンタクト孔42を関ロする。このコンタクト孔を導電性物質43で埋める。本実施例では、公知のCVD法を用いて多結晶シリコンを選択的に成長させた後、不純物拡散層と同じ導電型の不純物を拡散する方法を用いたが、タングステンを用いても良い。

次に、第4図(e)のように下部電極14を形成する。本実施例では、DCスパッタ法を用いて厚さ約1000人のPt 膜を被着した。フォトレジストをマスクに用いたスパッタエッチング法によりパターンニングした後、この表面に強誘電体準度

この平面レイアウトでは、アクティブ領域がワード線・ピット線に対して斜めに配置されているため、その断面図としては、同一のアクティブ領域内にある二つのメモリコンタクト孔35の中心を結ぶ線で切ったものを用いる。

I5を形成する。本裏施例では、高周波マグネトロンスパッタ法により、厚さ約50 nmの

PbTiO,を形成したが、強誘電体膜としてはPb(ZrxT(1-x)O,等を用いてもよい。また、強誘電体膜の形成方法としては、公知のゾルーゲル法やCVD法、MOCVD法等を用いてもよい。次に、プレート電極16を被着し、メモリセルの蓄積容量部を完成させる。最後に、層間絶経膜を形成し、その上にA!配線を作り、メモリセルを完成する。

実施例3

本実施例では、第3回に示した平面レイアウトを用いた。ここで、31はスイッチ用トランジスタのチャネル領域や不純物拡散層が作られるアクティブ領域であり、4はスイッチ用トランジスタのゲート電板となるウード線、33はピット線8と茶板の拡散層を接触させるためのコンタクトれ、35は若積容量下部電極14と拡散層を接続するためのメモリ部コンタクトれ、16はブレート電極である。

第1の実施例(第4図(d))では、ワード線の間の狭い領域に深いメモリコンタクト孔を形成する必要がある。孔が合わせずれによってワード線上にずれると、孔形成時に、下層のワード線が露出する危険がある。そこで本実施例のように、拡散層領域を持ち上げる(導体層11を設ける)ことによって、コンタクト孔を閉口する際の加工が容易になる。

第5図(b)以降は、絶縁膜で平坦化を行なった後、蓄積容量部、および、配線を形成して、第1回に示したような、メモリセルを完成する。

以上、本発明を実施例に基づき具体的に説明したが、本発明は、上記実施例に限定されるものではなく、その要旨を造脱しない範囲において程々変更可能であることは勿論である。

〔発明の効果〕

以上説明したように本発明によれば、段差被優性が悪く、薄膜化の難しい強誘電体を用いて、微細なメモリセルを形成することが可能となり、ギガビットレベルのメモリも実現可能となる。

特期平3-256358 (5)

4. 図面の簡単な説明

第1 図は本発明の一実施例のメモリセルの断面図、第2 図は従来および本発明の別の実施例のSTC型DRAMセルの平面図、第3 図は従来および本発明の別の実施例のSTC型DRAMセルの第2 の平面図、第4 図(a)~(d) は本発明の一実施例の製造工程図、第5 図(a)、(b)は本発明の別の実施例の製造工程図である。

- 1 … 第 7 導電型半導体基板
- 2 … 素子間分離酸化膜
- 3 …ゲート数化膜
- 4…ワード線
- 5、7、9、10…層間絶縁膜
- 6 … 第 2 導電型不能物拡散層
- 8…ビット線
- 11、13…メモリ部コンタクトプラグ
- 14…下部電極
- 15…強誘電体薄膜
- 16…プレート電極
- 21、31…アクティブ領域


23、33…コンタクト孔

25、35、42…メモリ郎コンタクト孔

4 1 ... 20 20 1

43…游位性物質

代理人弁理士 中 村 純 之 助



1----第1導電型半導体基板

2----亲子問分離 酸化膜

3-----ケート酸化膜

5,7,9,10--層間絕緣膜


6-----第2等重型不純物拡散層

川, パーー・メモリ 都コンタクト プラグ

14----下部電極


16-----アレート電極







第 2 図


特開平3-256358(6)





第3図

















手统 神祇 正 一善 (方式)

平成 2年 6月29日

特許庁長官

1. 事件の表示 平成 2年特許顧第54533号

2. 晃明の名称 半導体記憶装置およびその製造方法

3、補正をする者

事件との関係

特許出願人

(510)株式会社 日立製作所 名

4.代 理 人

住 所 (〒100) 東京都千代田区丸の内一丁目5番1号 新丸ノ内ビルヂング3階44区 (電話214-0502) (元) (1787) 氏 名 (6835) 弁理士 中 村 義 之 助 (記述)

5. 補正命令の日付 平成 2年 6月26日

6. 補正の対象 明細書の図面の簡単な説明の個

明細書第15頁第6行の「第4図(a)~(d)」を「第4図(a)~(c)」に訂正する。 7. 補正の内容